Sul sito IT Week è stata pubblicata una intervista a Randy Allen, vice presidente della divisione server e workstation di AMD. Fulcro della discussione, le CPU che saranno commercializzate tra il 2008 ed il 2009.
Innanzi tutto dobbiamo ricordare che finalmente AMD ha reso disponibili i Phenom step B3, privi del TLB bug delle cache di terzo livello. Lo stesso stepping troverà applicazione anche negli Opteron quad core che stanno per essere commercializzati.
I progetti per la fine del 2008 parlano invece di un nuovo processore, nome in codice Shanghai, realizzato con processo produttivo a 45 nanometri. La struttura di base è praticamente quella dei quad core attualmente in commercio, se non per l’incremento della cache L3 da 2 a 6MB e della capacità elaborativa per ciclo di clock di ciascun core.
Il 2009 vedrà invece AMD presentare Montreal, diretta evoluzione di Shanghai ma dotata di ben 8 core e fino a 12MB di cache di terzo livello. Il risultato sarà probabilmente raggiunto unendo di fatto due quad core. La soluzione AMD non utilizzerà il front side bus come tramite tra i due quad core, utilizzerà invece una connessione Hypertransport. Sebbene potrebbe invece essere presentata una CPU con design nativo ad 8 core, si tratta di una ipotesi improbabile, in quanto poco conveniente ai fini produttivi.