La cache rappresenta il primo livello di memoria in cui i processori cercano i dati necessari per l’esecuzione delle istruzioni; quindi deve essere veloce e abbastanza capiente.
Le attuali e future CPU sono basate su architetture multicore con cache di terzo livello che raggiungeranno i 24 MB nella prossima piattaforma Intel Nehalem.
Purtroppo a un aumento delle dimensioni corrisponde un aumento dei costi di produzione, in quanto le attuali celle di memoria cache sono di tipo SRAM, realizzate impiegando sei transistor per ogni bit.
Per questa ragione, Intel sta lavorando a un nuovo tipo di memoria chiamata Floating Body Cell (FBC), che al pari delle memorie DRAM, utilizza un solo transistor per ogni bit, permettendo di aumentare la densità di memoria a parità di area occupata, a discapito di una minima riduzione di velocità.
Le FBC usano quindi un solo condensatore, con tensioni su entrambi i lati per conservare la carica, e Intel è riuscita a inserire una cella di memoria tra un gate metallico High-k di soli 45 nanometri e un substrato SOI (Silicon-On-Insulator) spesso appena 22 nanometri.
Il chipmaker di Santa Clara ha realizzato anche dispositivi con una lunghezza del gate di 30 nanometri e ha eseguito con successo simulazioni a 15 e 10 nanometri.
Il processo deve essere ancora ottimizzato per essere proposto su larga scala; nel frattempo, Intel annuncerà nel corso dell’anno la tecnologia “45nm High-k + Metal Gate Strain-Enhanced” che consentirà di ottenere prestazioni superiori e un aumento dell’efficienza energetica nella produzione di transistor con processo a 45 e 32 nanometri.