IBM annuncia un chip a 5 nanometri

IBM, in collaborazione con Globalfoundries e Samsung, ha sviluppato il primo processo produttivo che consentirà di realizzare chip a 5 nanometri. Grazie alla nuova tecnologia sarà possibile stipare 30 miliardi di transistor in un’area grande come un unghia. Oltre all’incremento di prestazioni si otterrà anche un notevole risparmio energetico, quindi le batterie degli smartphone e di altri dispositivi mobile forniranno un’autonomia fino a tre volte superiore a quella attuale.

L’attuale architettura FinFET può essere utilizzata fino 7 nanometri, quindi gli scienziati di IBM hanno scelto una nuova struttura per i transistor, denominata “stacked silicon nanosheet“, che possiede proprietà elettriche superiore alla FinFET. In pratica, i transistor sono formati da tre “nanofogli” di silicio impilati uno sull’altro e circondati dal gate. Usando la litografia EUV (Extreme Ultraviolet) è possibile modificare la larghezza dei nanosheet e ottimizzare prestazioni e/o consumi per specifici circuiti, cosa non possibile con l’architettura FinFET.

Rispetto alla tecnologia a 10 nanometri, un chip con transistor “nanosheet-based” a 5 nanometri consente di migliorare le prestazioni fino al 40% a parità di consumi e di risparmiare fino al 75% di energia a parità di prestazioni. Un simile risultato rappresenta un grande beneficio per le applicazioni di intelligenza artificiale e realtà virtuale che richiedono elevate potenze di calcolo, mantenendo i consumi entro certi limiti.

Il primo transistor a 5 nanometri rappresenta una pietra miliare per l’industria dei semiconduttori. IBM ha finora investito tre miliardi di dollari in ricerca e sviluppo, fornendo un grande contributo all’innovazione del settore.