Nel corso dell’International Supercomputing Conference 2011 di Amburgo, Intel ha annunciato la seconda generazione della tecnologia a core ibridi denominata Knights Corner. Il chip è basato sull’architettura MIC (Many Integrated Core) ed integra core x86 Xeon e più di 50 core GPGPU derivati dal defunto progetto Larrabee.
Knights Corner, realizzato con processo produttivo a 22 nanometri e transistor tri-gate, sarà disponibile a partire dal prossimo anno su schede PCI Express. I primi partner di Intel sono Dell, HP, IBM, SGI e Supermicro.
Knights Corner rappresenta l’evoluzione dell’attuale Knights Ferry, un chip costituito da 32 core a 45 nanometri, funzionante ad una frequenza di 1,2 GHz, che ha una potenza di circa 1 TFLOPS nei calcoli a singola precisione. Questo chip, così come Knights Corner, viene utilizzato nei supercomputer che svolgono elaborazioni con elevato grado di parallelismo in ambito HPC (High Performance Computing). Gli usi più comuni sono la simulazione dei cambiamenti climatici, l’analisi genetica, il calcolo del rischio sugli investimenti e la ricerca in tema energetico.
Il vantaggio principale dell’architettura MIC rispetto ai prodotti di AMD (FireStream) e NVIDIA (Tesla) risiede nella maggiore semplicità di sviluppo delle applicazioni. Sono infatti sufficienti piccole modifiche al codice x86 per renderlo compatibile con le unità vettoriali di Knights Ferry o Knights Corner.
Kirk Skaugen, vicepresidente e general manager dell’Intel Data Center Group, ha dichiarato che entro il 2018 Intel supererà la barriera dell’ExaFLOP, ovvero un milione di TFLOPS. Per raggiungere questo obiettivo però la legge di Moore deve essere aggiornata, dato che la potenza di calcolo deve crescere più velocemente. Nello stesso tempo, devono essere sviluppate nuove tecnologie che consentano di realizzare un nodo da 1 TFLOP che consumi solo 20 Watt. Attualmente, ogni nodo consuma 5.000 Watt.